intoPIX

 IP cores for FPGA & ASIC

概要
機能
構成
お問い合わせ
関連情報

​JPEG XS compression IP cores for HD, 4K, 5K, 8K, 10K
​At the speed of light!

intoPIXは、広範囲の解像度と広範囲のFPGAデバイスおよびASICテクノロジノードをターゲットとして、異なるクロックあたりのピクセルを実行する様々な最適化されたTicoXSアーキテクチャを開発しました。 

TicoXSは画期的な圧縮技術で、JPEG XSとして標準化され、FPGA & ASICで非常に小さいです。最小のAMD (Xilinx) またはIntel (Altera) デバイスに適合し、レイテンシのないリアルタイム動作に強いです。ASICでのゲート数とSRAM消費量が非常に少ないです。

​IP cores Features

 画像/ビデオ機能
  •  色空間: 任意 (RGB, YCbCr, YUV, XYZ)
  • カラーサンプリング:  4:2:2、4:4:4、4:0:0(モノクロ、アルファ); 4:2:0*、 4:2:2:4*
  • ビット深度 : 8, 10, 12, 14, 16
  • インターレース&プログレッシブフレーム
  • Image/Video Resolutions: Any (SD, HD, 2K, 4K, 5K, 8K, 10K,...)
  • HDR(&SDR)対応
  • フレームレート。通常フレームレートとハイフレームレート(intoPIX IP-core configuration & targeted deviceに依存)。 
    • リアルタイムビデオ、ハイスピードビデオ(最大1000fps以上)用
TicoXS圧縮
(レイテンシー、クオリティ、レートコントロール)
  • (Sub) intra-frame - Few of video lines buffering only
  • JPEG XS準拠(ISO/IEC 21122-1)、High444.12, MLS.12などのコーディングプロファイルを含む。
  • 保証されたリアルタイム操作(オーバーフローやアンダーフローなし) 
  • 固定遅延 - ピクセルの数ラインのみ(ライン数はプロファイルによって異なります)
  • 圧縮率の調整により、ロッシー、視覚的ロスレス(1.5bpp**まで)、ニアロスレス、数学的ロスレスが可能。 
  • 3ビット/ピクセル(bpp)までに非圧縮への完全な透明性
  • CBR(コンスタント・ビット・レート)動作 - 36:1(1bpp)まで調整可能
  • Optional Add-On: Embedded x1 (1/4) and x2  (1/16) Downscaler:  The decoder cores can extract proxy / low resolution during the decoding
  • Optional Add-On: New Master + Proxy1K EncodingFrom the same source, the encoder cores simultaneously generate a low resolution / low bitrate proxy Stream on top of the full resolution / high quality Master Stream. The Proxy1K stream is adjustable in bitrate and CBR and has the same 'line-based latency.
  • Optional intoPIX "Flawless Imaging" - new JPEG XS TDC profile for KVM, AVoIP, IPMX, PC applications. See TicoXS FIP solutions
FPGA / ASIC 実装
  •  任意のFPGAでの低コストの実装:非常に低い FPGA ロジックと内部 RAM の使用 (外部 DDR は不要)
    • Running in the smallest AMD (Xilinx) Spartan-6, Spartan-7 Artix-7, Kintex-7 and Ultrascale , Ultrascale Plus, Zynq, Versal, Adaptive SOC FPGA
    • Running in the smallest Altera (Intel) Cyclone V, Arria V, Stratix V, Cyclone 10, Arria 10, Stratix 10, Agilex FPGA
    • Running in the smallest Lattice Lattice Certus Pro and Avant FPGA
  • ASICのための低ゲートエリア(低ゲート数/低メモリ) 
  • エンコーダとデコーダの複雑さはほぼ同じです。 
  • IP Core size, performance, video resolution & max frame per second - customizable per application*
  • クロックあたりの様々なピクセルアーキテクチャ

* via 4:2:2 + αチャンネル

**コンテンツの種類や解像度によって異なります。


Additional Add-On IP-cores & Sub-system IP-cores :

FPGAとASIC用の新しい構成 

私たちがサポートしているすべての機能に基づいて、あなたの特定のニーズに対応するカスタム バージョンを提供できます。 

ご自身の構成については、お問い合わせください。 


典型的な構成のリストは以下を参照してください。

IPコア例
-ENC / -DEC
 Max* res
 Max* fps カラーサンプリング Bit depth***
 最低周波数(内部コアクロック)*****。
IPX- TICO -XS-HD-60-422 1920×1080 60 4:2:2 / 4:0:08, 10, 1245 MHz
IPX- TICO -XS-HD-60-444 1920×1080 60 4:4:4 / 4:2:2 / 4:0:0 8, 10, 1260 MHz 
 IPX-TICO-XS-HD-240-444 NEW! 1920×1080 240 4:4:4 / 4:2:2 / 4:0:0 8, 10, 12 240 MHz
 IPX-TICO-XS-HD-480-444NEW! 1920×1080 480 4:4:4 / 4:2:2 / 4:0:0 8, 10, 12 240 MHz
 IPX-TICO-XS-HD-1920-422 NEW!
 1920×1080 1920 4:2:2 / 4:0:0  8, 10, 12 300 MHz
 IPX-TICO-XS - 4k-30-444   4096×2160 304:4:4 / 4:2:2  / 4:0:0 8, 10, 12 120MHz
 IPX-TICO-XS-4K-60-422 4096×2160 60 4:2:2 / 4:0:0 8, 10, 12150 MHz
 IPX-TICO-XS-4K-60-444 4096×2160 604:4:4 / 4:2:2 / 4:0:0 8, 10, 12 240 MHz
 IPX-TICO-XS-4k-120-422  4096×2160 120 4:2:2 / 4:0:0 8, 10, 12 300 MHz
IPX-TICO-XS-4K-120-444 4096×2160 120 4:4:4 / 4:2:2 / 4:0:0 8, 10, 12 240 MHz
 IPX-TICO-XS-4K-480-422 NEW! 4096×2160 480 4:2:2 / 4:0:0 8, 10, 12 300 MHz
 IPX-TICO-XS-8K-60-422NEW! 7680x4320 60 4:2:2 / 4:0:0 8, 10, 12 150 MHz
IPX-TICO-XS-8K-60-444NEW! 7680x4320** 60 4:4:4 / 4:2:2 / 4:0:0 8, 10, 12 240 MHz
IPX-TICO-XS-8K-120-422 NEW!
 7680x4320 120 4:2:2 / 4:0:0 8,10, 12 300 MHz

* "Max" means it supports any standard video resolutions and frame rates below.
**8192x4320, 10240x4320,... on request

*** 14ビット、16ビット対応のコアも用意されています。

**** クロックあたりの画素数で様々なアーキテクチャが利用可能です。

ユーザーの声 

​  

Contact us to get more info about our TicoXS IP Cores
?
?

リソース 

関連製品

RTP (de-)packetizer (SMPTE 2110-22 用 )IPコア