intoPIX

 FPGAおよびASIC向け先進のJPEG XS IPコア

概要
機能
構成
お問い合わせ
関連情報

​JPEG XS compression IP cores for HD, 4K, 5K, 8K, 10K
​At the speed of light!

intoPIX has developed optimized TicoXS architectures that run at different pixel-per-clock rates to target a wide range of resolutions and FPGA devices & ASIC technology nodes. 

TicoXS is a revolutionary compression technology, standardized as JPEG XS, extremely tiny in FPGA & ASIC. It fits into the smallest AMD (Xilinx), Altera or Lattice devices, it is robust for real-time operation with no latency. It offers a very low gate count & SRAM consumption in ASICs.

​IP cores Features

 Image / Video Features
  •  色空間: 任意 (RGB, YCbCr, YUV, XYZ)
  • Color Sampling: 4:2:2, 4:4:4; Monochrome (4:0:0); 4:2:0* and 4:2:2:4*
  • ビット深度 : 8, 10, 12, 14, 16
  • インターレース&プログレッシブフレーム
  • Image/Video Resolutions: Any (SD, HD, 2K, 4K, 5K, 8K, 10K,...)
  • HDR(&SDR)対応
  • フレームレート。通常フレームレートとハイフレームレート(intoPIX IP-core configuration & targeted deviceに依存)。 
    • For Real-time video and high-speed video (up to more than 1000 fps)
TicoXS圧縮
(レイテンシー、クオリティ、レートコントロール)
  • (Sub) intra-frame - A few video lines buffering only
  • JPEG XS compliant (ISO/IEC 21122-1), including coding profiles such as High444.12, MLS.12, etc.
  • 保証されたリアルタイム操作(オーバーフローやアンダーフローなし) 
  • 固定レイテンシー - 数ラインのピクセルのみ(ライン数はプロファイルによる)
  • 圧縮率の調整により、ロッシー、視覚的ロスレス(1.5bpp**まで)、ニアロスレス、数学的ロスレスが可能。 
  • 3ビット/ピクセル(bpp)までに非圧縮への完全な透明性
  • CBR(コンスタント・ビット・レート)動作 - 36:1(1bpp)まで調整可能
  • オプションの アドオン組み込みx1(1/4)およびx21/16)ダウンスケーラー: デコーダーコアは、デコード中にプロキシ/低解像度を抽出することができます。
  • オプションのアドオン: 新しいマスター+Proxy1Kエンコーディング同じソースから、エンコーダーコアは同時にフル解像度/高品質のマスターストリームの上に低解像度/低ビットレートのプロキシストリームを生成します。Proxy1KストリームはビットレートとCBRの調整が可能で、同じ「ラインベース・レイテンシー」を持ちます。
  • オプションのintoPIX "Flawless Imaging" - KVM、AVoIP、IPMX、PCアプリケーション用の新しいJPEG XSTemporal Differential Coding(TDC)プロファイル TicoXS FIPソリューションをご覧ください。
FPGA / ASIC 実装
  •  任意のFPGAでの低コストの実装:非常に低い FPGA ロジックと内部 RAM の使用 (外部 DDR は不要)
    • AMD (Xilinx) Spartan-6, Spartan-7, Artix-7, Kintex-7, Ultrascale, Ultrascale Plus, Zynq, Versal, and Adaptive SoC FPGA
    • Altera (Intel) Cyclone V, Arria V, Stratix V, Cyclone 10, Arria 10, Stratix 10, Agilex FPGA
    • Lattice Certus Pro and Avant FPGA
  • ASICのための低ゲートエリア(低ゲート数/低メモリ) 
  • The encoder and decoder have approximately the same complexity 
  • IP Core size, performance, video resolution & max frame per second - customizable per application*
  • Various pixel per clock architectures are available
  • Video / Streaming interfaces: AXI-4 Stream, native pixel stream (raster scan - line-based) 
  • Control interface: AXI-4 Lite, with dynamic control of bitrate and image formats

* via 4:2:2 + αチャンネル

**コンテンツの種類や解像度によって異なります。


Additional Add-On IP-cores & Sub-system IP-cores & EDK :

FPGAとASIC用の新しい構成 

私たちがサポートしているすべての機能に基づいて、あなたの特定のニーズに対応するカスタム バージョンを提供できます。 

ご自身の構成については、お問い合わせください。 


典型的な構成のリストは以下を参照してください。

IPコア例
-ENC / -DEC
 Max* res
 Max* fps カラーサンプリング Bit depth***
 最低周波数(内部コアクロック)*****。
IPX- TICO -XS-HD-60-422 192010801920 60 4:2:2 / 4:0:08, 10, 1245MHz
IPX- TICO -XS-HD-60-444 192010801920 60 4:4:4 / 4:2:2 / 4:0:0 8, 10, 1260 MHz 
 IPX-TICO-XS-HD-240-444 NEW! 192010801920 240 4:4:4 / 4:2:2 / 4:0:0 8, 10, 12 240MHz
 IPX-TICO-XS-HD-480-444NEW! 192010801920 480 4:4:4 / 4:2:2 / 4:0:0 8, 10, 12 240MHz
 IPX-TICO-XS-HD-1920-422 NEW!
 192010801920 1920 4:2:2 / 4:0:0  8, 10, 12 300MHz
 444  409621604096 304:4:4 / 4:2:2  / 4:0:0 8, 10, 12 120MHz
 422 409621604096 60 4:2:2 / 4:0:0 8, 10, 12150MHz
 444 409621604096 604:4:4 / 4:2:2 / 4:0:0 8, 10, 12 240MHz
 422 409621604096 120 4:2:2 / 4:0:0 8, 10, 12 300MHz
444 409621604096 120 4:4:4 / 4:2:2 / 4:0:0 8, 10, 12 240MHz
 IPX-TICO-XS-4K-480-422 NEW! 409621604096 480 4:2:2 / 4:0:0 8, 10, 12 300MHz
 IPX-TICO-XS-8K-60-422NEW! 768043207680 60 4:2:2 / 4:0:0 8, 10, 12 150MHz
IPX-TICO-XS-8K-60-444NEW! 7680x4320** 60 4:4:4 / 4:2:2 / 4:0:0 8, 10, 12 240MHz
IPX-TICO-XS-8K-120-422 NEW!
 768043207680 120 4:2:2 / 4:0:0 8,10, 12 300MHz

* "Max" means it supports any standard video resolutions and frame rates below.
**8192x4320, 10240x4320,... on request

*** 14ビット、16ビット対応のコアも用意されています。

**** クロックあたりの画素数で様々なアーキテクチャが利用可能です。

ユーザーの声 

​  

Contact us to get more info about our TicoXS IP Cores
?
?

リソース 

関連製品

RTP (de-)packetizer (SMPTE 2110-22 用 )IPコア