IPX-DDR: intoPIXによるメモリ コントローラの IP

一般的な説明

緻密で統合されたソリューションを提供するために、 intoPIX は市場投入までの時間の短縮のために、FPGAプラットフォームにintoPIX JPEG 2000エンコーダ/デコーダの容易な実装のためデザインされた、intoPIX-DDRxやIPX-MLBのようなフレキシブルメモリーコントローラーIPコアを推奨します。 

高いビデオ処理パイプラインでは、外部メモリへの高パフォーマンス アクセスが必要です。 intoPIX はDDR2/DDR3/DDR4/LPDDR2/LPDDR3 用のメモリ コントローラ インターフェイスを提供する強力な専門知識を開発しました。

当社のコントローラ IP -コアで、あなたのJPEG 2000ソルーションを完成すれば、 intoPIX のIPコア統合のノウハウの恩恵を受けるでしょう。 

主な機能

柔軟なアーキテクチャ

最適化されたFPGAのフットプリントと構成ごとのパフォーマンス 

IPX-DDRコアは、画像圧縮および処理パイプラインに従って適合

容易なJ2K統合

このコアは、高帯域幅効率を達成し、小さなバーストをサポートするintoPIX JPEG 2000 エンコーダ&デコーダIPコアと一緒に利用するのに最適です。
    

シリコン実証済み

intoPIX DDRコアは、デジタルシネマ、ブロードキャスト、ProAV、GIS、マシンビジョン、防衛など多くのアプリケーションに検証されました。...

マルチポートIP 

高度にカスタマイズ可能で構成可能な IPX-DDR 複数の JPEG 2000 IP -コアで共有を管理と他の処理(他のコーデック、FEC、ビデオバッファリング)を介した共有 IPX-MLB を使用する標準インターフェイス(AXI またはAvalon)。