IP cores for FPGA & ASIC

概要
機能
構成
お問い合わせ
関連情報

TicoRAWは新しいRAW !

intoPIXのTicoRAWは、革新的なRAW (Bayer)の画像処理・圧縮技術で、非常に小さく消費電力です。


intoPIX has developped various architectures running at different pixel per clock to target a wide range of pixel rates/ frame rates/ image sensors resolutions and a wide range of FPGA devices & ASIC technology nodes. Encoding or Decoding can be achieved into the small AMD-Xilinx & Intel Altera FPGAs, robust for real-time operation with no latency. intoPIX offers silicon-proven IP with very low gate count & SRAM consumption in ASICs.


利用可能な画像、イメージセンサー、ビデオ解像度の急速な進化に伴い、RAWイメージセンサーデータの新しい取り扱い方法の必要性はこれまで以上に大きくなっています。  


TicoRAWを使えば、RAWベイヤーのデータを、「RAW 」の完全な柔軟性を保ったまま、小さな帯域幅とファイルサイズで「より効率的に」キャプチャ、伝送、保存、編集、保存、分析...することができます。


IP Cores Features

TicoRAW IPコアは、FPGAとASICの設計に完全に利用可能で、シリコンで実証されています。

 画像・動画 
  •  Color space and pixel formats: 
    • RAW CFAベイヤー 
    • HDR Bayer (ie with PWL - piecewise linear) 
    • several patterns supported including : RGGB, RCCB, GBBR, RYYCy,...
    • optional  Monochrome/Grayscale and 4:2:2* modes
  • ビット深度 : 8, 10, 12, 14, 16
  • 解像度:任意(2Mpx~160Mpx以上(以下、HD、2K、4K、8K、10Kの例を参照)。 
  • Pixel Rate / frame rate*: Any (depending on intoPIX IP core configuration & targeted device)
TicoRAWの処理と圧縮
(遅延、画質、レートコントロール)
  • (サブ)イントラフレーム:0.1ミリ秒まで低下
  • 保証されたリアルタイム操作(オーバーフローやアンダーフローなし) 
  • Fixed latency - Only a few lines of pixels (number of lines depends on the profile)
  • 1ピクセルあたり1ビットまで調整可能な圧縮率
  • ロッシー/視覚的にロスレス/ニアロスレス/数学的にロスレスをサポート。 
  • Constant Bit Rate mode (CBR) or Constant Quality mode (Capped VBR)
  • ISP proxy output within decoder (Decoder IP-core Option) : -1 resolution. The decoder has the option to  output downscaled resolution (width/2; height/2) with ISP including white balance and color space conversion and black level correction
    (i.e. from a 4K encoded RAW codestream, the decoder output directly HD RGB resolution )
FPGA / ASIC Implementation
  • Various Pixel Per Clock architectures available to achieve the minimal footprint and minimal power consumption into the chip.
  •  任意のFPGAでの低コストの実装:非常に低い FPGA ロジックと内部 RAM の使用 (外部 DDR は不要)
    • Fit in Xilinx (AMD) Spartan-6, Artix-7, Kintex-7, Kintex Ultrascale, Zynq, Virtex Ultrascale, UltrascalePlus, Versal
    • Fit in Intel Altera Cyclone V,  Arria V, Stratix V, Cyclone 10, Arria 10, Stratix 10, Agilex
    • Fit in Lattice 
  • Low Gate Area (low gate count / low memory) for ASIC - Silicon Proven (No external DDR required)
  • エンコーダとデコーダの複雑さはほぼ同じです。 
  • IP-core size customizable per application 

422の場合、フレームレートはRAW Bayer modeでのフレームレートの半分になります。

NEW - HD, 4K, 8K, 10K, 16K, 20K RAW ...
and your configuration for FPGA & ASIC

私たちがサポートしているすべての機能に基づいて、あなたの特定のニーズに対応するカスタム バージョンを提供できます。 

ご自身の構成については、お問い合わせください。 


以下は代表的な構成です。最大fpsは、選択されたエンコーダ/デコーダとそれに関連するピクセルパー・クロック・アーキテクチャに依存します。


IPコア
-ENC / -DEC
 カラーサンプリング
センサー
ビット深度
解像度の例
最大fps
at 100 MHz*
最大fps
at 250 MHz*
最大fps
 at 300 MHz*で
最大fps
at 1 GHz*
IPX-TicoRAW2K
(最大2048ピクセル幅)
 RAW CFA Bayer or HDR Bayer  8, 10, 12, 14, 16
 2048 x 1080
2048 x 2048
 670
354
  839
442
 1006
530
  3354
1769
IPX-TicoRAW4K
(最大4096ピクセル幅)
RAW CFA Bayeror HDR Bayer 8, 10, 12, 14, 16
 4096 x 2160
4096 x 4096
 168
88
 209
110
 250
132
 837
441
IPX-TicoRaw-8K
(最大8192ピクセルの幅まで)
RAW CFA Bayer or HDR Bayer
 8, 10, 12, 14, 16
8192 x 4320
8192 x 8192
44
22
105
55
124
68
418
220
...
あなたの構成を聞いてみましょう。 

 *IPコアの最大周波数(MHz)は、選択したピクセルパークロックアーキテクチャと、目標とするFPGA またはASIC テクノロジーノードに応じて調整することができます。

TicoRAWについてのお問い合わせはこちらから

Contact us for more info about TicoRAW
?

リソース 

TicoRAWソリューションの概要
製品シートのダウンロード

関連ソリューション

TicoRAW Libraries for CPU&GPU

関連ニュース

TicoRAWのブログ記事を読む